表面組裝器件(SMD)是在原有雙列直插器件(Dual in-line Package,DIP)的基礎(chǔ)上發(fā)展起來的，是通孔插裝技術(shù)向SMT發(fā)展的重要標(biāo)志，表面組裝器件主要有以下9種封裝技術(shù)。

（1）小外形晶體管 (SOT) (small outline transister)

SOT是采用小外形封裝結(jié)構(gòu)的表面組裝晶體管，主要有SOT23、SOT89、SOT143、SOT25等。SOT23是常用的三極管封裝形式，有3條翼形引腳，分別為集電極、發(fā)射極和基極，分別列于元件長邊兩側(cè)，其中，發(fā)射極和基極在同一側(cè)，常見于小功率晶體管、場效應(yīng)管和帶電阻網(wǎng)絡(luò)的復(fù)合晶體管，強(qiáng)度好，但可焊性差，外形如圖2-1(a)所示。SOT89具有3條短引腳，分布在晶體管的一側(cè)，另外一側(cè)為金屬散熱片，與基極相連，以增加散熱能力，常見于硅功率表面組裝晶體管，適用于較高功率的場合，外形如圖2-1(b)所示。SOT143具有4條翼形短引腳，從兩側(cè)引出，引腳中寬度偏大的一端為集電極，這類封裝常見于高頻晶體管，外形如圖2-1(c)所示。SOT252屬于大功率晶體管，3條引腳從一側(cè)引出，中間一條引腳較短，為集電極，與另一端較大的引腳相連，該引腳為散熱作用的銅片。外形如圖2-1(d)所示

山東芯演欣電子科技發(fā)展有限公司   聯(lián)系電話：18865375835

（2）小外形封裝集成電路(SOIC) (small outline Integrated Circuit )

SOIC封裝為兩側(cè)有翼形狀或J形狀短引線的一種表面組裝元器件封裝形式。SOIC封裝有兩種不同的引腳形式：一種是翼形引腳的SOP，一種是具有J形引腳的SOJ。

SOP封裝常見于線性電路、邏輯電路、隨機(jī)存儲(chǔ)器等，常見的型號有SOP8、SOP14   SOP16、SOP20、SOP24、SOP28、SOP48、SOP56、SOP64等。SOP引腳間距有1.27mm、1.0mm、0.65mm、0.5mm、0.4mm、0.3mm等，引腳數(shù)為雙數(shù)，對稱分布。

SOJ與SOP不同，其引腳間距只有1.27mm，引腳數(shù)主要有14、16、18、20、22、24、26、28。與翼形引腳相比，J形引腳比較粗，不易變形，J形引腳具有一定的彈性，可以緩解貼裝和焊接的壓力，防止焊點(diǎn)開裂。

（3）塑封有引腳的芯片載體PLCC(Plastic Leadled Chip Carrier)

PLCC封裝的引腳在芯片底部向內(nèi)彎曲，J形引腳具有一定的彈性，可緩解安裝和焊接應(yīng)力，主要用于計(jì)算機(jī)微機(jī)處理單元、專用集成電路、門陣列電路等。PLCC有方形和矩形兩種，方形的引腳數(shù)有20-84個(gè)，矩形的引腳數(shù)有18-32個(gè)，其外形如圖2-2所示。

 （4）無引腳的陶瓷芯片載體LCCC(Leadless Ceramic Chip Carrier)

LCCC是在陶瓷基板的四個(gè)側(cè)面都設(shè)有電極焊盤而無引腳的表面貼裝型封裝，芯片被封裝在陶瓷載體上，用于高速，高頻集成電路封裝，引腳間距主要有1.27mm和1.0mm兩種。LCCC外形有正方形和矩形兩種，正方形有16、20、21.27mm和1.0mm兩種。LCCC外形有正方形和矩形兩種，正方形有16、20、24、28、44、52、68、84、100和156個(gè)電極，矩形有18、22、28和32個(gè)電極，其外形如圖2-3所示。

（5）方形扁平封裝（QFP）(Quad flat package)

QFP是適應(yīng)集成電路內(nèi)容增多、I/O數(shù)量增多而出現(xiàn)的封裝形式，是專門為小引腳間距IC而研制的新型封裝形式。QFP四邊都具有翼形短引腳，封裝的芯片一般都是大規(guī)模集成電路，有方形和矩形兩種，電極引腳數(shù)最少為28腳，最多可達(dá)到576腳，常見的引腳間距有1.0mm、0.8mm、0.65mm、0.50mm、0.40mm、0.3mm等，QFP由于引腳多，接觸面積大，具有較高的焊接強(qiáng)度，但在運(yùn)輸、存儲(chǔ)和安裝中引腳易折彎和損壞，使引腳的共面度發(fā)生改變，影響器件的共面焊接。

隨著封裝技術(shù)的不斷發(fā)展，目前市面上已有收縮型四方扁平封裝(SQFP),薄型

四方扁平封裝(TQFP)和陶瓷四方扁平封裝(CQFP)等形式，他們的尺寸比傳統(tǒng)的QFP更小，其中TQFP封裝的厚度已經(jīng)降到1.0mm甚至0.5mm。

（6）球柵陣列封裝BGA(Ball Grid Array)

BGA是大規(guī)模集成電路的封裝技術(shù)，封裝的I/O端子以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，常見的引腳間距有1.5mm、1.27mm、1.0mm。BGA封裝I/O引腳數(shù)雖然增加了，但引腳間距并沒有減小反而增加了，從而提高了組裝成品率，雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，從而可以改善它的電熱性能，厚度和重量都較以前的封裝技術(shù)有所減少，信號傳輸延遲小，使用頻率大大提高，組裝可用共面焊接，可靠性高，極大地改善了組裝的工藝性，特別適合在高頻電路中使用。存在的問題是焊后檢查和維修比較困難，必須使用射線檢測才能確保焊接的可靠性；易吸潮，使用前應(yīng)經(jīng)過烘干處理。

BGA通常由芯片、基底、引腳和封殼等組成，根據(jù)芯片位置、引腳排列、基底材料和密封方式的不同，BGA可分為塑封球柵陣列(Plastic Ball Grid Array,PBGA)、陶瓷球柵陣列(Ceramic Ball Grid Array,CBGA)、陶瓷柱柵陣列(Ceramic Column Grid Array,CCGA)和載帶球柵陣列(Tape Ball Grid Array,TBGA)等。

PBGA芯片正面朝上，通過金線壓焊到基底的上表面，封裝成本低，引腳不易變形，可靠性高，易吸濕，拆下后須重新植球；CBGA是連接在多層陶瓷基底的上表面，電性能、熱性能、機(jī)械性能高，抗腐蝕、抗?jié)裥阅芎?，但封裝尺寸大時(shí)，陶瓷與基體之間的CTE失配，易引起熱循環(huán)失效；CCGA焊料柱可承受元器件、PCB之間不同而產(chǎn)生的應(yīng)力,組裝過程中焊料柱比焊球更易受機(jī)械損傷；TBGA采用雙金屬層帶作為其基底，基底與芯片之間的連接通常用倒裝技術(shù)來實(shí)現(xiàn)，體積小，電性能優(yōu)異，易批量組裝，與PCB的CTE匹配性好，但易吸濕，封裝費(fèi)用高。

（7）芯片尺寸級封裝(Chip Scale Package )

CSP是BGA進(jìn)一步微型化的產(chǎn)物，它減小了芯片封裝外形的尺寸，封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積不超過晶粒的1.4倍，適用于引腳數(shù)少的內(nèi)存條和便攜式電子產(chǎn)品，常用的引腳間距有1.0mm、0.8mm、0.65mm、0.5mm，其外形如圖2-4所示。

CSP比QFP提供了更短的互連，電性能更好，更適合在高頻場合使用，尺寸比BGA更小，更平整，有利于提高回流焊質(zhì)量，本體薄，故具有更好的散熱性能，但是存在焊點(diǎn)質(zhì)量檢測問題和熱膨脹系數(shù)匹配問題。

（8）裸芯片封裝COB(Chip on Board)

COB是將裸芯片用導(dǎo)電或非導(dǎo)電膠粘附在互連基板上，然后進(jìn)行引線鍵合實(shí)現(xiàn)其電氣連接，焊區(qū)與芯片體在同一平面上，周邊均勻分布，最小間距為0.1mm，采用線焊將引線和PCB焊盤焊好，用環(huán)氧樹脂進(jìn)行封裝保護(hù)鍵合引線。

COB不適合大批量自動(dòng)貼裝，并且用于COB法的制造工藝難度相對較大，散熱也有一定困難，通常適用于低功耗的IC芯片，其外形如圖2-5所示。

（9）倒裝芯片封裝FC(Flip Chip)

倒裝芯片封裝技術(shù)為1960年IBM公司所開發(fā)，為了降低成本，提高速度，提高組件可靠性，F(xiàn)C使用在第一層芯片與載板接合封裝，封裝方式為芯片正面朝下向基板，無需引線鍵合，形成最短電路，降低電阻；采用金屬球連接，縮小了封裝尺寸，改善電性表現(xiàn)，解決了BGA為增加引腳數(shù)而需擴(kuò)大體積的困擾。

FC通常應(yīng)用在時(shí)脈較高的CPU或高頻RF上，以獲得更好的效能，與傳統(tǒng)速度較慢的引線鍵合技術(shù)相比，F(xiàn)C更適合應(yīng)用在高腳數(shù)、小型化、多功能、高速度趨勢IC的產(chǎn)品中。